A análise do Kirin 9030 Pro revela a nova estratégia da China para a fabricação de chips avançados

O Kirin 9030 Pro equipa os mais novos modelos da Huawei, o Mate 80 Pro e o Mate 80 Pro Max. Ele é fabricado pela maior fundição da China, a SMIC, em seu avançado nó N+3. A SemiAnalysis teve a oportunidade de desmontá-lo e analisar seu funcionamento, e descobriu alguns resultados surpreendentes. O Kirin 9030 Pro apresenta um passo de metal mínimo (M0) de apenas 32,5 nm, ligeiramente menor do que os 36 nm encontrados nos processadores Panther Lake da Intel, fabricados em seu processo 18A.

A descoberta parece notável porque a Intel fabrica seus chips mais recentes utilizando litografia de ultravioleta extremo (EUV), enquanto a SMIC continua sem acesso aos scanners EUV da ASML devido a anos de restrições de exportação lideradas pelos EUA, dependendo, em vez disso, de equipamentos mais antigos de ultravioleta profundo (DUV). A análise nos dá uma visão de até que ponto os fabricantes chineses de chips levaram adiante tecnologias de fabricação maduras por meio de engenharia cada vez mais sofisticada, ao mesmo tempo em que destaca os limites de avaliar processos de semicondutores com base em um único parâmetro.

O que exatamente é o espaçamento entre fios metálicos?

O metal pitch mínimo do chip é frequentemente referido como a camada M0. Os processadores modernos contêm inúmeras camadas de fiação microscópica de cobre que conectam bilhões de transistores entre si. O metal pitch descreve simplesmente a distância que separa fios adjacentes. Quanto menor for esse espaçamento, mais recursos de roteamento (e, consequentemente, mais lógica) caberão dentro da mesma área.

A SemiAnalysis mediu a menor camada de roteamento do Kirin 9030 Pro em 32,5 nm, em comparação com aproximadamente 40 nm no Helio G99 da MediaTek, fabricado no processo N6 da TSMC. A publicação estima que o processo N+3 da SMIC atinge cerca de 113 milhões de transistores por mm², excedendo ligeiramente a densidade estimada do N6 da TSMC, de 108 milhões de transistores por mm². Esses números são impressionantes, considerando que o processo da SMIC se baseia exclusivamente na litografia DUV, enquanto a Intel utiliza EUV.

Como a SMIC levou a tecnologia DUV além do esperado

A questão premente é como a SMIC conseguiu atingir uma densidade comparável à da EUV sem utilizar a EUV. A resposta está na complexidade da fabricação. Em vez de imprimir diretamente elementos de circuito extremamente finos, a SMIC recorre amplamente à Padronização Quádrupla Autoalinhada (SAQP), uma técnica avançada de litografia que efetivamente multiplica a resolução de equipamentos DUV mais antigos.

O processo começa com a impressão de um padrão relativamente grosseiro antes da deposição de finos materiais espaçadores ao longo de suas bordas. Esses espaçadores tornam-se, então, uma nova máscara capaz de definir estruturas ainda mais estreitas. A repetição do procedimento várias vezes permite que os engenheiros criem elementos muito menores do que a exposição original normalmente permitiria.

Cada etapa adicional de litografia requer outra máscara, outra fase de alinhamento e mais uma oportunidade para a ocorrência de defeitos de fabricação. Mais etapas no processo se traduzem diretamente em custos mais elevados das pastilhas, rendimentos mais baixos e tempos de produção mais longos. A SMIC está, na prática, compensando a falta de EUV por meio da persistência na fabricação, e não por meio de uma litografia fundamentalmente superior.

A densidade não é alcançada apenas por meio da litografia

Deixando de lado a engenhosidade litográfica, a SemiAnalysis atribui grande parte dos ganhos de densidade da SMIC à Co-Otimização de Tecnologia de Projeto (DTCO), uma metodologia que desenvolve a fabricação de semicondutores e a arquitetura de chips em conjunto, em vez de tratá-las como disciplinas independentes.

Em vez de depender exclusivamente de transistores menores, os engenheiros otimizam as próprias células lógicas padrão, reduzindo as regiões de isolamento, realocando contatos, diminuindo as aletas dos transistores e reorganizando os layouts para obter economias incrementais de espaço.

Em vez de dedicar a maior parte da área do die aos núcleos da CPU, a Huawei destina uma boa parcela dela ao cache. Caches de grande capacidade reduzem os acessos dispendiosos à memória LPDDR5X externa, melhorando a latência e, ao mesmo tempo, diminuindo o consumo de energia.

O desempenho dos semicondutores depende tanto da movimentação inteligente de dados quanto do dimensionamento dos transistores, e o Kirin 9030 Pro é uma prova de como a otimização arquitetônica se tornou tão importante quanto a própria tecnologia de fabricação.

O desempenho revela uma realidade diferente

As deficiências do Kirin 9030 Pro — e, por extensão, da SMIC — tornam-se evidentes ao examinar o desempenho no mundo real. A mais recente CPU emblemática da Huawei apresenta desempenho aproximadamente equivalente ao de processadores Android premium de vários anos atrás, apesar de sua densidade de transistores competitiva. A diferença de eficiência é ainda maior.

A SemiAnalysis observa que os núcleos de eficiência reduzida da Apple podem superar o núcleo principal da CPU da Huawei em determinadas cargas de trabalho com números inteiros, consumindo cerca de um watt de energia, em comparação com aproximadamente 4,5 watts do núcleo de maior desempenho da Huawei. Da mesma forma, a arquitetura Taishan oferece desempenho comparável ao do Cortex-X2 da Arm, de 2021, enquanto o processador M1 da Apple, de 2020, ainda alcança um número substancialmente maior de instruções por ciclo de clock em níveis de potência semelhantes.

O Kirin 9030 Pro demonstra, portanto, uma importante realidade do desenvolvimento moderno de semicondutores: a densidade de transistores, por si só, não define mais a liderança.

A indústria de semicondutores da China tem objetivos ambiciosos

A análise detalhada, em última análise, revela uma história muito mais ampla do que uma única medição impressionante sob um microscópio eletrônico. Os controles de exportação, sem dúvida, retardaram as ambições da China no setor de semicondutores, mas também forçaram empresas como a Huawei e a SMIC a buscar caminhos alternativos. Em vez de depender exclusivamente da redução tradicional do tamanho dos nós, ambas as empresas parecem cada vez mais focadas na otimização arquitetônica.

No início deste ano, He Tingbo, da Huawei, apresentou o que a empresa chama de Lei de Escalonamento de Tau no Simpósio Internacional do IEEE sobre Circuitos e Sistemas (ISCAS). A estrutura propõe a redução do atraso na propagação do sinal em todo o chip como o próximo grande impulsionador do progresso dos semicondutores. A simples redução do tamanho dos transistores é apenas uma parte do quebra-cabeça.

Tecnologias como o LogicFolding, que reorganiza os layouts dos circuitos para encurtar caminhos críticos de fiação, estão no cerne dessa estratégia. A Huawei afirma que os futuros processadores Kirin, a serem lançados ainda este ano (provavelmente o Kirin 9040), serão os primeiros chips comerciais a implementar o LogicFolding. A empresa acredita que seu plano de longo prazo poderá, eventualmente, atingir densidades de transistores comparáveis às tecnologias de fabricação da classe de 14 Angstrom (1,4 nm) por volta de 2031.

A China pode não permanecer dependente da DUV para sempre

De acordo com uma investigação recente da Reuters, pesquisadores chineses já construíram um protótipo operacional de máquina de litografia EUV após anos de engenharia reversa da tecnologia ocidental. O protótipo teria começado a ser testado no início de 2025 e é capaz de gerar luz EUV, embora ainda não tenha fabricado chips funcionais e continue atrás da ASML em áreas críticas, como óptica de precisão. Fontes citadas pela Reuters afirmam que o governo chinês espera produzir chips utilizando o sistema por volta de 2028, mas acredita-se que 2030 seja uma meta mais realista. Se as inovações arquitetônicas da Huawei eventualmente convergirem com a litografia EUV desenvolvida internamente, o roteiro de semicondutores da China poderá se apresentar de forma muito diferente até o final da década.